Name Card

Full name Familienname, Vorname
Függer, Matthias
 
Main Affiliation Organisations­zuordnung
 

Own Publications Eigene Publikationen

Results 1-20 of 68 (Search time: 0.005 seconds).

PreviewAuthor(s)TitleTypeIssue Date
1Shehaby, Raghda El ; Függer, Matthias ; Steininger, Andreas On the Susceptibility of QDI Circuits to Transient FaultsInproceedings Konferenzbeitrag 29-Aug-2023
2Ferdowsi, Arman ; Függer, Matthias ; Nowak, Thomas ; Schmid, Ulrich Continuity of Thresholded Mode-Switched ODEs and Digital Circuit Delay ModelsInproceedings Konferenzbeitrag May-2023
3Függer, Matthias ; Lenzen, Christoph ; Schmid, Ulrich On Specifications and Proofs of Timed CircuitsBook Contribution Buchbeitrag 2022
4Maier-2021-A Composable Glitch-Aware Delay Model-vor.pdf.jpgMaier, Jürgen ; Öhlinger, Daniel ; Schmid, Ulrich ; Függer, Matthias ; Nowak, Thomas A Composable Glitch-Aware Delay ModelInproceedings Konferenzbeitrag 22-Jun-2021
5Duer-2021-Microelectronics Reliability-vor.pdf.jpgDür, Wolfgang ; Függer, Matthias ; Steininger, Andreas Generation of a fault-tolerant clock through redundant crystal oscillatorsArticle Artikel May-2021
6Dür, Wolfgang ; Függer, Matthias ; Steininger, Andreas Generation of a fault-tolerant clock through redundant crystal oscillatorsArtikel Article 2021
7OEhlinger Daniel - 2020 - The involution tool for accurate digital timing and...pdf.jpgÖhlinger, Daniel ; Maier, Jürgen ; Függer, Matthias ; Schmid, Ulrich The involution tool for accurate digital timing and power analysisArticle Artikel Sep-2020
8Függer, Matthias ; Nowak, Thomas ; Winkler, Kyrill On the radius of nonsplit graphs and information dissemination in dynamic networksArtikel Article 2020
9Függer, Matthias ; Najvirt, Robert ; Nowak, Thomas ; Schmid, Ulrich A Faithful Binary Circuit ModelArtikel Article 2020
10Krstic, Milos ; Jones, Ian ; Steininger, Andreas ; Függer, Matthias Special Issue "Selected Papers from the 24th IEEE International Symposium on Asynchronous Circuits and Systems - ASYNC 2018"Artikel Article2019
11Maier Juergen - 2019 - Transistor-Level Analysis of Dynamic Delay Models.pdf.jpgMaier, Jürgen ; Függer, Matthias ; Nowak, Thomas ; Schmid, Ulrich Transistor-Level Analysis of Dynamic Delay ModelsInproceedings Konferenzbeitrag 2019
12OEhlinger Daniel - 2019 - The Involution Tool for Accurate Digital Timing and...pdf.jpgÖhlinger, Daniel ; Maier, Jürgen ; Függer, Matthias ; Schmid, Ulrich The Involution Tool for Accurate Digital Timing and Power AnalysisInproceedings Konferenzbeitrag 2019
13Friedrichs, Stephan ; Függer, Matthias ; Lenzen, Christoph Metastability-Containing CircuitsArtikel Article 1-Aug-2018
14Fuegger, Matthias ; Kinali, Attila ; Lenzen, Christoph ; Wiederhake, Ben Fast All-Digital Clock Frequency Adaptation Circuit for Voltage Droop ToleranceKonferenzbeitrag Inproceedings 2018
15Függer, Matthias ; Nowak, Thomas ; Schwarz, Manfred Tight Bounds for Asymptotic and Approximate ConsensusKonferenzbeitrag Inproceedings 2018
16Fuegger Matthias - 2018 - A Faithful Binary Circuit Model with Adversarial Noise.pdf.jpgFügger, Matthias ; Maier, Jürgen ; Najvirt, Robert ; Nowak, Thomas ; Schmid, Ulrich A Faithful Binary Circuit Model with Adversarial NoiseInproceedings Konferenzbeitrag 2018
17Függer, Matthias ; Kinali, Attila ; Lenzen, Christoph ; Polzer, Thomas Metastability-Aware Memory-Efficient Time-to-Digital ConvertersKonferenzbeitrag Inproceedings2017
18Tarawneh, Ghaith ; Függer, Matthias ; Lenzen, Christoph Metastability Tolerant ComputingKonferenzbeitrag Inproceedings2017
19Függer, Matthias ; Nowak, Thomas ; Schwarz, Manfred Brief Announcement: Lower Bounds for Asymptotic Consensus in Dynamic NetworksKonferenzbeitrag Inproceedings2017
20Charron-Bost, Bernadette ; Függer, Matthias ; Nowak, Thomas New transience bounds for max-plus linear systemsArtikel Article 2017

Contributing Publications Mitbeteiligte Publikationen

Results 1-1 of 1 (Search time: 0.003 seconds).

PreviewAuthor(s)TitleTypeIssue Date
1Hofstaetter Markus - 2013 - Solving the labeling problem a Byzantine...pdf.jpgHofstätter, Markus Solving the labeling problem : a Byzantine fault-tolerant self-stabilizing FPGA prototype based on the FATAL+ protocolThesis Hochschulschrift 2013