Titelaufnahme

Titel
Effekte von Stuck-At Faults in Delay-Insensitiver Logik / von Christian Trenkwalder
VerfasserTrenkwalder, Christian
Begutachter / BegutachterinSteininger, Andreas ; Najvirt, Robert
Erschienen2014
UmfangVII, 98 S. : Ill., graph. Darst.
HochschulschriftWien, Techn. Univ., Dipl.-Arb., 2014
Anmerkung
Zsfassung in engl. Sprache
SpracheDeutsch
DokumenttypDiplomarbeit
Schlagwörter (DE)Stuck-At / Faults / asynchrone Logik / Effekte / Modell / Petri-Net / VHDL / Digital Design
Schlagwörter (EN)Stuck-At / Faults / asynchrone Logik / Effekte / Modell / Petri-Net / VHDL / Digital Design
URNurn:nbn:at:at-ubtuw:1-63270 Persistent Identifier (URN)
Zugriffsbeschränkung
 Das Werk ist frei verfügbar
Dateien
Effekte von Stuck-At Faults in Delay-Insensitiver Logik [3.97 mb]
Links
Nachweis
Klassifikation
Zusammenfassung (Deutsch)

Asynchrone Quasi Delay-Insensitive (QDI) Logik ist im Vergleich zu synchronerLogiktolerantergegenübertransientenFehlernundpermanentenDefekten.Dies ist das Resultat einer delay-unabhängigen Kodierung. Das Auftreten eines permanenten Defektes führt bei der betrachteten Klasse von delay-insensitiven Schaltungen immer zu einem Deadlock im Protokoll und damit zum Anhalten der Operation. Es stellt sich die Frage, ob nach Korrektur des Defekts die Schaltung unmittelbar fehlerfrei in ihrer Operation fortfahren kann, oder ob ihr interner Status als Folge des Defekts fehlerhaft sein kann, zudem stellt sich die Frage, von welchen Faktoren dies abhängt. Diese Fragen sollen in der vorliegenden Arbeit beantwortet werden. Als mögliches Verhalten der Schaltung nach dem Auftreten eines Defektes werden Deadlock, Late Detection und Premature Fire identifiziert. Um das Verhalten von komplexen Schaltungen mit vertretbaren Aufwand zu analysieren, muss ein Kompromiss aus Komplexität und Detailreichtum geschlossen werden. In dieser Arbeit wird ein abstraktes Modell entwickelt, welches ohne Verlust der Generalität auf alle Schaltungen anwendbar ist. Eine Schaltung wird auf ihrem logischen Level in mehrere Blöcke unterteilt, welche unabhängig voneinander analysiert werden. Die Ergebnisse der Einzelanalysen werden, auf der nächsthöheren Abstraktionsebene verwendet, um auf das Verhalten der Gesamtschaltung zu schließen. Zur Verifikation des erstellten Modells wird dessen Ergebnis mit dem einer Behavioral-Simulation verglichen. Es wird die Anwendbarkeit und Korrektheit des Modells für ein verbreitetes Template für asynchrone Schaltungen bewiesen. Das Template wird auf Null-Convention-Logic, Level-Encoded-Dual-Rail und Code-Alternating-Logic angewandt. Das Resultat ist eine Vorhersage mit welcher Wahrscheinlichkeit eine Schaltung nach einem Defektes ein unerwünschtes Ergebnis liefert bzw. einen fehlerhaften internen Zustand aufweist.

Zusammenfassung (Englisch)

Asynchronous-quasi-delay-insensitive (QDI) logic is more tolerant to transient- and permanent faults than synchronous logic. This results from a delay independent encoding. The occurrence of permanent faults causes a deadlock in the protocol of the considered class of delay-insensitive circuits and therefore they will stop operation. This raises the question whether, after correction of the defect, the circuit can continue to work without errors, or their internal state needs to be reset. After the occurrence of a stuck-at fault deadlock, late detection and premature fire are identified as possible behaviours. To analyse the behaviour of complex circuits with reasonable effort, we must take a compromise between complexity and level of detail. In this work, an abstract model is developed, which without loss of generality, is applicable to all circuits. A circuit is divided into several blocks at the logical level, which will be analysed independently of each other. The results of the individual analyses are used on the next higher level of abstraction to determine the behaviour of the complete circuit. To verify the created model it is then compared to a behavioural simulation. We are going to prove the correctness and applicability of the model on a common circuit template, which is then applied on null convention logic, level-encoded-dual-rail and code-alternating logic. At the end we obtain a prediction for the probability of the circuit creating an undesirable output or a faulty internal state.