Titelaufnahme

Titel
Ultra-thin InAlN/AlN barrier enhancement-mode high electron mobility transistors / von Clemens Ostermaier
VerfasserOstermaier, Clemens
Begutachter / BegutachterinStrasser, Gottfried ; Grandjean, Nicolas
Erschienen2011
UmfangVIII, 148 S. : Ill., zahlr. graph. Darst.
HochschulschriftWien, Techn. Univ., Diss., 2011
Anmerkung
Zsfassung in dt. Sprache
SpracheEnglisch
DokumenttypDissertation
Schlagwörter (DE)InAlN / GaN / Transistoren / Enhancement-Mode / Plasmaprozess / Sauerstoff Diffusion / Elektrische Abschirmung / Oberflächenpotential / RF Dispersion / HEMT
Schlagwörter (EN)InAlN / GaN / Transistors / Enhancement-Mode / plasma process / oxygen diffusion / electric shielding / surface potential / RF dispersion / HEMT
Schlagwörter (GND)HEMT / Drei-Fünf-Halbleiter / Galliumnitrid / Sperrschicht / Dünne Schicht
URNurn:nbn:at:at-ubtuw:1-40882 Persistent Identifier (URN)
Zugriffsbeschränkung
 Das Werk ist frei verfügbar
Dateien
Ultra-thin InAlN/AlN barrier enhancement-mode high electron mobility transistors [2.28 mb]
Links
Nachweis
Klassifikation
Zusammenfassung (Deutsch)

Die rasante Entwicklung von III-N Halbleitern während der letzten zwei Jahrzehnte begründet sich durch in die drastischen Erfolge in der Herstellung von optischen und elektrischen Bauteilen auf diesem Materialsystem. Laserdioden vom grünen bis zum ultraviolettem Spektralbereich sowie Leuchtdioden (LEDs) haben bereits ihre Tauglichkeit für die Massenproduktion bewiesen. Im Bereich der elektronischen Bauteile überzeugt der High-Electron Mobility Transistor (HEMT) mit außerordentlichen Leistungen dank der starken Polarisation des Wurzitkristalls von III-N Materialien. Die hohe elektrische Durchbruchsfestigkeit, die große Bandlücke, sowie die hohe Sättigungsgeschwindigkeit der Elektronen und gute Wärmeleitfähigkeit versprechen gute Anwendbarkeit von GaN Bauteilen im Hochleistungs-, Hochfrequenz- und Hochtemperaturbereich. Für die Verbesserung der Effizienz und der Sicherheit moderner Leistungsverstärker bzw.

-konverter sind Bauteile mit hohen Stromdichten, niedrigen Durchlasswiderständen, hohen Durchbruchsspannungen und zuverlässigen Oberflächenpassivierungen erwünscht. Besonders gesucht sind dabei Transistoren die sich ohne Schaltspannung am Gate im ausgeschalteten Zustand befinden (Anreicherungstyp, normally-off, enhancement-mode).

Der Hauptteil dieser Arbeit beschäftigt sich mit der Entwicklung und Fertigung von GaN Transistoren (HEMT) mit sehr dünnen Barrierendicken (2 nm), welche eine positive Schwellspannung möglich machen. Die Barriere besteht dabei aus InAlN, welches bei entsprechendem Indiumanteil die gleiche Gitterkonstante besitzt wie GaN und daher zu keinen Verspannungen im Bauteil führt. Der übliche Kompromiss zwischen Durchlasswiderstand und Schwellspannung konnte durch die Entwicklung einer hoch dotierten GaN Schicht über der Barriere und dem dazu notwenigem Ätzprozess für den Gatefuß erweitert werden. Diese Schicht dient nicht nur dazu, den Elektronenkanal hochleitend zu machen, sondern schirmt ihn auch vor äußeren elektrischen Einflüssen ab. Aufgrund der Unabhängigkeit von Oberflächenzuständen zeigt der Kanalstrom dieses Bauelementes keinerlei Dispersionseffekte und verspricht daher ausgezeichnete Zuverlässigkeit. Ein weiterer wichtiger Parameter für das Design von GaN Transistoren mit positiven Schwellspannungen ist das Oberflächenpotential der Barriere. Da in der Praxis keine exakten Messmethoden am bestehenden Bauteil existieren, wurden im Rahmen dieser Arbeit neue Wege zur Charakterisierung entwickelt. Diese können dazu verwendet werden, das Oberflächenpotential unter dem Gate und an der Grenzfläche zu Oxiden zu berechnen. Durch die Anwendung dieser Methoden konnte das oben beschriebene Design durch zusätzliche Isolationsschichten des Gates verbessert werden, wodurch Vorwärtsspannungen am Gate bis zu 10 V ermöglicht wurden.

Die Möglichkeit der präzisen Herstellung dieser 2 nm dünnen Barrieren ermöglichte weiters die genaue Analyse der parasitären Gatekapazitäten.

Dadurch wurde der Effekt des "Gate Sinkings" entdeckt, welcher in ähnlicher Form bereits von GaAs Bauelementen bekannt ist. Durch elektrische und materialtechnische Untersuchungen wurde herausgefunden, dass sich zwischen Gatemetall und Barriere eine Sauerstoffhaltige Zwischenschicht bildete, welche bei höheren Temperaturen in das Gatemetall hineindiffundiert. Durch Ausnutzung dieses Effektes konnte die bis dahin höchste je gemessene Steilheit von 640 mS/mm bei GaN Transistoren mit positiven Schwellspannungen erreicht werden.

Zusammenfassung (Englisch)

For the last two decades, significant and rapid advances in the growth and technology of III-N related semiconductors have yielded exciting performance for optical and electronic devices. Laser diodes from green to ultra-violet and light-emitting diodes based on gallium nitride and related wide band materials are already in mass production.

Electron devices have shown outstanding results by high electron mobility transistors (HEMTs) utilizing the strong polarization from the III-N wurzite crystal structure. The excellent electronic properties such as high electric field strength due to the large bandgap, high saturation and overshoot electron velocity, and good thermal conductivity, make GaN-based transistors ideal for high power, high speed, and high temperature applications in harsh environments. In order to improve the efficiency, circuit design and safety of today's power amplifiers and converters, HEMTs with high current density, low on-state resistance, high breakdown voltage, operation in enhancement mode (E-mode, normally-off), and reliable surface passivation to minimize electron trapping are highly desired.

The main subject of this work is the design and realization of a high electron mobility transistor with a barrier thickness (2 nm) much below conventional devices, attaining enhancement-mode operation. The thinnest stress-free barrier could be realized using lattice-matched InAlN on GaN. The usual trade-off in enhancement-mode devices between the on-resistance and the threshold voltage has been extended by developing a novel passivation scheme using a highly doped GaN cap layer together with a selective recess process for the gate. This cap layer provides a state-of-the-art carrier density in the access region and shields the device channel from charge variations at the surface. This unique independency of surface traps was proven to be free of drain current dispersion without additional passivation, promising excellent device reliability. Another important design parameter for enhancement-mode devices is the surface potential of the barrier layer. Due to the lack of exact measurement methods of the surface potential, new characterization techniques have been developed allowing the investigation of the effective potential at Schottky and metal-oxide gates. Integration of those results led to an improved design of the ultra-thin barrier device with gate insulation, achieving a threshold voltage above +2V and a maximum feasible gate bias of 10V.

The thin barrier allows detailed analysis of the gate stack, which led to the discovery of a gate sinking effect for GaN devices. This effect was linked to diffusion of oxygen from an interfacial layer into the iridium gate metal and could be utilized to fabricate devices with record transconductance of 640 mS/mm for GaN HEMTs in normally-off operation.