Titelaufnahme

Titel
Thermal imaging of smart power DMOS transistors in the thermally unstable regime / Georg Haberfehlner
VerfasserHaberfehlner, Georg
Begutachter / BegutachterinPogany, Dionyz
Erschienen2009
UmfangV, 72 Bl. : Ill., graph. Darst.
HochschulschriftWien, Techn. Univ., Dipl.-Arb., 2009
Anmerkung
Zsfassung in dt. Sprache
SpracheDeutsch
DokumenttypDiplomarbeit
Schlagwörter (DE)transientes interferometrisches Abbildungsverfahren / Smart Power Technologie / DMOS Transistor / thermische Abbildung / thermische Instabilität
Schlagwörter (EN)transient interferometric mapping / smart power technology / DMOS transistor / thermal imaging / thermal instability
URNurn:nbn:at:at-ubtuw:1-35728 Persistent Identifier (URN)
Zugriffsbeschränkung
 Das Werk ist frei verfügbar
Dateien
Thermal imaging of smart power DMOS transistors in the thermally unstable regime [3.53 mb]
Links
Nachweis
Klassifikation
Zusammenfassung (Deutsch)

Double-diffused MOS (DMOS) Transistoren, welche in Smart Power Technologien hergestellt werden, sind als Leistungstransistoren weit verbreitet. Hohe Leistungsdichten unter Kurzschlussbedingungen können zu starkem Temperaturanstieg führen und machen die Temperatur in den Bauelementen zu einem wesentlichen limitierenden Faktor für die Integrationsdichte. Vor allem in größeren DMOS Transistoren kann ungleichmäßige Verteilung des Stromes unterhalb des so genannten Temperaturkompensationspunktes (Temperature Compensation Point, TCP) zu Regionen mit erhöhter Temperatur und dadurch zur Zerstörung des Bauelements führen.

Um Informationen über die Temperaturverteilung in den untersuchten Transistoren zu erhalten wurden interferometrische Methoden angewandt.

Bei diesen optischen Interferenzmethoden wird der temperaturabhängige Brechungsindex mit Hilfe eines nicht absorbierten Laserstrahls direkt in der aktiven Zone gemessen.

In den durchgeführten Experimenten wurde eine neue, adaptierte Variante eines zweidimensional transienten interferometrischen Abbildungsverfahrens (2-dimensional transient interferometric mapping, TIM) verwendet. Mit Hilfe von zwei Superlumineszenzdioden und digitalen Infrarotkameras wird die Temperaturverteilung in zwei Dimensionen zu zwei Zeitpunkten während eines einzigen elektrischen Pulses aufgezeichnet. Im Verlauf dieser Arbeit wurde das Messverfahren für zwei Kameras automatisiert, so dass nun schnelle Messungen mit geringem Aufwand möglich sind.

Unter thermischer Belastung ist die Aktivierung eines parasitören Bipolartransistors, der in der DMOS Struktur vorhanden ist, eine der wichtigsten Ursachen für das Versagen von Bauelementen. In dieser Arbeit wurde die Temperaturverteilung in mehreren DMOS Transistoren unterhalb und oberhalb des TCP gemessen. Im Speziellen wurde die Aktivierung des parasitären Bipolartransistors experimentell beobachtet, so dass die Größe der thermisch instabilen Region festgestellt werden konnte.

Zusammenfassung (Englisch)

Smart power double-diffused MOS (DMOS) transistors are widely used power devices. Under short-circuit conditions the power dissipation in such devices can be very high, which makes temperature increase due to self-heating a major limiting factor for increasing integration densities. Especially in relatively large DMOS transistors, inhomogeneous current flow due to positive thermo-electric feedback below the so-called temperature compensation point can lead to hot regions causing failure of the device.

Interferometric methods are employed to get information about the temperature in DMOS transistors. With optical interferometry changes of the temperature dependent refractive index are recorded directly in the active region by the observation of the phase shift of a non-absorbed optical beam.

For the experiments a new version of the 2-dimensional transient interferometric mapping method was used. This setup uses two superluminescent diodes and two focal plane array cameras, which allow high accuracy 2-dimensional thermal mapping at two time instants during a single stress pulse. During work on this thesis the control of the setup with two cameras was developed. An automated procedure controlled by a PC is now available, which allows fast measurements.

An important failure mechanism in DMOS transistors under thermal stress is the triggering of a parasitic bipolar transistor inherent to the DMOS structure by thermal carrier generation. In this work the temperature distribution in multiple DMOS transistors is analyzed below and above temperature compensation point. In particular the thermal activation of the parasitic bipolar transistor is observed experimentally and the size of the region, where thermal runaway occurs is determined.