Titelaufnahme

Titel
Automatic generation of interpreting instruction set simulators
VerfasserFellnhofer, Andreas
Begutachter / BegutachterinKrall, Andreas
Erschienen2008
Umfang73 Bl. : graph. Darst.
HochschulschriftWien, Techn. Univ., Dipl.-Arb., 2008
Anmerkung
Zsfassung in dt. Sprache
SpracheEnglisch
DokumenttypDiplomarbeit
Schlagwörter (DE)Architektur-Beschreibungssprache / xADL / Simulator Generator / Instruction Set Simulator
Schlagwörter (EN)Architecture Description Language / xADL / Simulator Generator / Instruction Set Simulator
URNurn:nbn:at:at-ubtuw:1-25739 Persistent Identifier (URN)
Zugriffsbeschränkung
 Das Werk ist frei verfügbar
Dateien
Automatic generation of interpreting instruction set simulators [0.7 mb]
Links
Nachweis
Klassifikation
Zusammenfassung (Deutsch)

Automatisch generierte Entwicklungswerkzeuge können einen wesentlichen Beitrag leisten, den Entwurfszyklus von anwendungsspezifischen Embedded Prozessoren zu verkürzen und zuverlässigere Abschätzungen über das Laufzeitverhalten von Hardware/Software-Systemen zu treffen. Ergebnisse aus Testläufen eines generierten Simulators zum Beispiel sind ein probates Mittel um aus den unzähligen Alternativen bei der Hardware Entwicklung passende Kompromisse zu wählen.

Architekturbeschreibungssprachen, die Eigenschaften von Prozessoren auf einer mittleren Abstraktionsebene formalisieren, werden von Generatoren verwendet um Software Werkzeuge zu generieren. Die xADL, als ein Vertreter dieser Sprachen, wurde auf der TU Wien am Institut für Computersprachen entwickelt und ist strukturbasiert. Sie ermöglicht die Generierung einer weiten Palette an Software (z.B. Simulatoren und Compiler) durch ein Framework, das die Architekturbeschreibung vorverarbeitet und Module zur Weiterverarbeitung vorsieht. Hier setzt die vorgestellte Arbeit an.

Es wird eine Methode vorgestellt, die es erlaubt, xADL Beschreibungen in zyklengenaue Simulatoren zu übersetzen und eine konkrete Implementierung in Form eines (nicht zyklengenauen) Generator Moduls beschrieben. Des Weiteren präsentiert die vorliegende Arbeit eine Technik um Instruktionsdecoder, wie sie für Simulatoren üblicherweise benötigt werden, zu generieren.

Zusammenfassung (Englisch)

Generated design tools can make the design cycle of application specific embedded processors more efficient and predictions about runtime behaviour of a hardware/software co-design more reliable. For example simulation results drawn from generated simulators can guide a systems architect through the numerous alternatives and tradeoffs in hardware designs.

Architecture description languages are used to formalise a processor design on a medium level of abstraction - such a description can be used as an input for design tool generators. The xADL language follows a structure-centric approach and allows a wide range of tools to be generated (e.g. simulators, compilers, binary utils). It has been developed at the TU Vienna, Institute of Computer Languages, together with a framework pre-analysing the input and allowing different modules to process it - which is the starting point of this work. A method to translate an xADL description to a cycle-accurate simulator including an instruction decoder is presented and its implementation in form of a simulator generator module is described. Furthermore this work introduces a technique to generate instruction decoders necessary for the generated simulators.