Titelaufnahme

Titel
Compilation techniques for reducing energy consumption of embedded digital signal processors / Ulrich Hirnschrott
VerfasserHirnschrott, Ulrich
Begutachter / BegutachterinKrall, Andreas ; Mössenböck, Hans Peter
Erschienen2005
UmfangIV, 105, 1 S. : Ill., graph. Darst.
HochschulschriftWien, Techn. Univ., Diss., 2005
Anmerkung
Zsfassung in dt. Sprache
SpracheEnglisch
Bibl. ReferenzOeBB
DokumenttypDissertation
Schlagwörter (GND)Signalprozessor / Compiler / Eingebettetes System / Energieeinsparung
URNurn:nbn:at:at-ubtuw:1-20049 Persistent Identifier (URN)
Zugriffsbeschränkung
 Das Werk ist frei verfügbar
Dateien
Compilation techniques for reducing energy consumption of embedded digital signal processors [4.71 mb]
Links
Nachweis
Klassifikation
Zusammenfassung (Deutsch)

The importance of System-on-Chip and System-in-Package solutions in the domain of embedded systems was steadily increasing during the last years. Due to the rising complexity of embedded applications and irregular processor architectures, highly optimizing compilers are needed to meet the stringent chip area and power dissipation requirements of such platforms.

The energy consumption of current processors is dominated by the dynamic power dissipation, which can be reduced largely by minimizing the number of memory accesses, minimizing execution cycles, and minimizing switching activities on buses.

This thesis contributes improvements on register allocation for an irregular architecture which reduce memory accesses and execution cycles, and a post-pass code optimization for minimizing the dynamic switching on the instruction memory bus. The techniques presented in this thesis are implemented in the context of the xDSPcore architecture which will be introduced shortly.

Zusammenfassung (Englisch)

Die Bedeutung von System-on-Chip und System-in-Package Lösungen im Bereich eingebetteter Systeme hat während der letzten Jahren stetig zugenommen. Aufgrund der steigenden Komplexität eingebetteter Anwendungen und der irregulären Prozessorarchitekturen werden hoch optimierende Übersetzer benötigt, um die hohen Anforderungen an Chipgröße und Leistungsaufnahme zu erfüllen.

Der Energieverbrauch aktueller Prozessoren ist hauptsächlich durch die dynamischeLeistungsaufnahme bestimmt. Diese kann durch Minimierung von Speicherzugriffen, Minimierung der Ausführungszyklen und Minimierung der Schaltvorgänge an Bussen reduziert werden.

In dieser Dissertation werden Erweiterungen der Registerzuweisung für irreguläre Architekturen vorgestellt, welche die Auslagerungsbefehle reduzieren. Weiters wird eine Programmoptimierung präsentiert, welche die dynamischen Schaltvorgänge am Programmspeicherbus minimiert.

Die vorgestellten Techniken wurden für die Architektur des digitalen Signalprozessors xDSPcore implementiert.