Titelaufnahme

Titel
Interface design for hardware-in-the-loop simulation of real-time systems / Martin Schlager
VerfasserSchlager, Martin
Begutachter / BegutachterinKopetz, Hermann ; Blieberger, Johann
Erschienen2007
UmfangXVI, 140 S. : Ill., graph. Darst.
HochschulschriftWien, Techn. Univ., Diss., 2007
Anmerkung
Zsfassung in dt. Sprache
SpracheEnglisch
Bibl. ReferenzOeBB
DokumenttypDissertation
Schlagwörter (DE)Hardware-in-the-Loop / Simulation / Smart Virtual Transducer / Echtzeitsysteme / Zeitsteuerung / Schnittstellen / Validierung / Intelligente Messwandler
Schlagwörter (EN)Hardware-in-the-Loop / Simulation / Smart Virtual Transducer / Real-Time Systems / Time-Triggered / Interfaces / Validation / Smart Transducers
Schlagwörter (GND)Echtzeitsystem / Hardware-in-the-loop / Simulation / Schnittstelle
URNurn:nbn:at:at-ubtuw:1-17824 Persistent Identifier (URN)
Zugriffsbeschränkung
 Das Werk ist frei verfügbar
Dateien
Interface design for hardware-in-the-loop simulation of real-time systems [7.36 mb]
Links
Nachweis
Klassifikation
Zusammenfassung (Deutsch)

Hardware-in-the-Loop (HiL) simulation is a testing technique in which the environment of an (embedded) System-Under-Test (SUT) is simulated by an assigned HiL simulator. Thereby, the SUT interacts with the HiL simulator via the SUT's interface with its environment. The interaction between the SUT and the HiL simulator takes place in real time and is constrained by the temporal properties of the SUT. In the case where the SUT is a distributed system, consisting of several nearly-independent computers interacting with their environment in a collaborative way, the set-up of an HiL simulation is a non-trivial task requiring well-designed linking interfaces of the HiL simulator to enable predictable test runs.

This thesis proposes an approach towards the temporal decoupling of environmental simulation of the HiL simulator and the SUT, by using a time-triggered connection system acting as a temporal firewall. Using such an approach, it can be guaranteed that information flow between the HiL simulator and the SUT (and vice versa) is bound to a priori known latency and jitter. Furthermore, timing violations of an HiL simulation can be deterministically diagnosed and actions, avoiding detrimental consequences of such timing violations, can be initiated.

In contrast to traditional solutions to interfacing between the SUT and the HiL simulator, the presented approach allows temporal laxity of the HiL simulator, i. e., the execution of the simulation model (e. g., a Matlab/Simulink model) is individually performed by assigned components of a distributed HiL simulator while different components of the same HiL simulator are responsible for timely interfacing with the SUT.

The actual physical coupling of the SUT and the HiL simulator is established via an arbitrary transducer interface. This interface can be implemented using a physical transducer, a (standardized) digital transducer interface, or a so-called Smart Virtual Transducer (SVT) that mimics the behavior of a physical transducer. The thesis provides an outline of a generic HiL simulation framework, based on SVTs. The proposed framework is exemplarily applied to the verification of integrated systems.

Zusammenfassung (Englisch)

Hardware-in-the-Loop (HiL) Simulation ist ein Testverfahren, bei der die Prozessumgebung eines zu testenden Systems (System-Under-Test (SUT)) durch einen HiL Simulator ersetzt wird. Dabei interagiert das SUT mit dem HiL Simulator über dieselbe Schnittstelle des SUTs, über welche das SUT mit der Umgebung interagieren würde. Diese Interaktion zwischen dem SUT und dem HiL Simulator findet in Echtzeit statt und hängt von den temporalen Eigenschaften des SUTs ab. Der Aufbau einer HiL Simulation erfordert daher einen sorgfältigen Entwurf der Schnittstellen, um vorhersagbare Testabläufe zu ermöglichen. Dies ist insbesondere dann der Fall, wenn es sich beim SUT um ein verteiltes System handelt, das sich aus mehreren voneinander (nahezu) unabhängigen, mit ihrer Umgebung interagierenden Computern zusammensetzt.

Diese Arbeit stellt einen Ansatz zur zeitlichen Entkopplung von Umgebungssimulation und SUT mittels zeitgesteuertem Adaptersystem (Connection System) und kontrollfehlerfreien Schnittstellen (Temporal Firewall) vor. Dadurch kann garantiert werden, dass der Informationsfluss von der Umgebungssimulation des HiL Simulators zum SUT (und vice versa) durch vorab bekannte Wartezeiten (Latencies) und Schwankungen (Jitter) bestimmt ist. Weiters können Zeitüberschreitungen (Timing Violations) einer HiL Simulation diagnostiziert, und negative Konsequenzen solcher Zeitüberschreitungen vermieden werden.

Im Vergleich zu traditionellen Lösungen vereinfacht der vorgestellte Ansatz die zeitlich korrekte Ausführung eines Simulationsmodells. So kann beispielsweise die (Schwankungen unterworfene) Berechnung eines Matlab/Simulink Modells auf einer Komponente eines verteilten HiL Simulators ausgeführt werden, während weitere Komponenten für die zeitgerechte Interaktion mit dem SUT verantwortlich sind. Die tatsächliche physikalische Anbindung des SUTs an den HiL Simulator kann über verschiedene Messwandlerschnittstellen (Transducer Interfaces) aufgebaut werden. Diese Schnittstellen können in Form eines physikalisch existierenden Messwandlers, einer (standardisierten) digitalen Messwandlerschnittstelle, oder einer so genannten Smart Virtual Transducer (SVT) Komponente realisiert werden. Diese Arbeit stellt ein - auf der Verwendung von SVTs basierendes - HiL Simulationssystem, sowie die Verifikation von integrierten Systemen unter Verwendung dieses Simulationssystems vor.