Titelaufnahme

Titel
Modeling and simulation of negative bias temperature instability / Robert Entner
VerfasserEntner, Robert
Begutachter / BegutachterinGrasser, Tibor
Erschienen2007
UmfangIX, 126 Bl. : Ill., graph. Darst.
HochschulschriftWien, Techn. Univ., Diss., 2007
Anmerkung
Zsfassung in dt. Sprache
Quelle der Aufnahme
http://www.entner.net/diss
SpracheEnglisch
Bibl. ReferenzOeBB
DokumenttypDissertation
Schlagwörter (DE)NBTI / Mikroelektronik / Degradation / FET
Schlagwörter (EN)NBTI / Microelectronics / Degradation / FET
Schlagwörter (GND)Halbleiterbauelement / CMOS / Simulation / Degradation <Technik>
URNurn:nbn:at:at-ubtuw:1-15273 Persistent Identifier (URN)
Zugriffsbeschränkung
 Das Werk ist frei verfügbar
Dateien
Modeling and simulation of negative bias temperature instability [3.12 mb]
Links
Nachweis
Klassifikation
Zusammenfassung (Deutsch)

Semiconductor process and device simulators are well established tools for the reduction of the development time for semiconductor devices. Numerical simulation can help the device engineer to perform dozens of design experiments within the time normally needed to process one single wafer lot. Nowadays simulation efforts go beyond solving the basic semiconductor device equations. Especially the modeling and simulation of aging processes has tremendously gained in importance.

This thesis tries to give insight into the topic of semiconductor device simulation and focuses on the modeling of degradation mechanisms.

After a first introduction, giving an overview of the motivation and the structure of this work, the fundamental equations for numerical device simulation, the modeling of generation and recombination mechanisms, as well as the modeling of quantum confinement effects are presented.

The possible defects at the Si/SiO2 interface are evaluated in the following chapter as this interface is of utmost importance in CMOS technology. An important topic is also the experimental characterization methods of the interface quality.

In the following a thorough investigation on degradation mechanisms affecting the gate dielectric is presented. These are the hot carrier degradation, dielectric wearout and breakdown, and the effect of quantum mechanical tunneling. Here, a new model is proposed for the numerical modeling of trap assisted tunneling currents across several electron traps.

The main part of this work concentrates on negative bias temperature instability (NBTI). NBTI causes degradation of MOS structures at elevated temperatures and negative gate voltages. An elaborate investigation of literature from the first report to the recent understanding of this degradation mechanism is presented. A comprehensive model is derived, combining research results from different groups and the coupling to the basic semiconductor device equations.

The new NBTI model is compared to measurement data and gives excellent results. Furthermore the susceptibility of CMOS circuits as the CMOS inverter, an SRAM cell, and a ring oscillator to NBTI is investigated in mixed mode device and circuit simulations. Stationary and transient simulations show the impact of degradation on real life circuits.

Zusammenfassung (Englisch)

Halbleiter Prozess- und Bauelementsimulatoren sind etablierte Werkzeuge um die Entwicklungszeiten von Halbleiterprozessen so kurz wie möglich zu halten. Unter Zuhilfenahme numerischer Simulation kann der Bauelementingenieur dutzende Experimente in der Zeit durchführen, in der auf herkömmliche Weise nur die Herstellung eines einzigen Siliziumloses möglich ist. Heutzutage werden nicht mehr nur die grundlegenden Halbleitergleichungen gelöst. Vor allem die Modellierung und Simulation von Alterungsprozessen hat stark an Bedeutung gewonnen. Diese Arbeit gibt Einblick in das Thema Halbleitersimulation, wobei der Schwerpunkt auf der Modellierung dieser Degradationsmechanismen liegt.

Nach einer Einleitung, welche Überblick über Motivation und Struktur dieser Arbeit vermittelt, werden die grundlegenden Gleichungen zur numerischen Bauelementsimulation, die Modellierung von Generations- und Rekombinationsmechanismen sowie der raumlichen Quantisierung präsentiert.

Nachfolgend werden mögliche Defekte an der Si/SiO2 Grenzfläche beschrieben, da die Qualität dieses Überganges von höchster Bedeutung für die CMOS Technologie ist. Ebenso wird auf die experimentelle Charakterisierung eingegangen.

Im Weiteren folgt eine genaue Untersuchung von Alterungsprozessen welche das Gate Dielektrikum betreffen. Diese sind Hot Carrier Degradation, Dielectric Wearout und Dielectric Breakdown sowie das quantenmechanische Tunneln. Es wird ein neues Modell vorgeschlagen, welches zur numerischen Betrachtung von störstellenunterstütztem Tunneln über mehrere Elektronenfallen dient.

Der Hauptteil dieser Arbeit konzentriert sich auf den Alterungseffekt der Negative Bias Temperature Instability (NBTI). Er führt zur Degradation von MOS Strukturen bei erhöhten Temperaturen und negativen Gate Spannungen. Es werden wissenschaftliche Arbeiten zum Thema NBTI vom ersten Bericht bis zum heutigen Wissensstand präsentiert. Ein umfassendes Modell wird vorgeschlagen, welches Forschungsergebnisse verschiedener Gruppen zusammenfasst und das Degradationsmodell mit den Halbleitergleichungen kombiniert.

Das neue Modell wird mit Messdaten verglichen und liefert exzellente Übereinstimmung. Weiters wird die Anfälligkeit von CMOS Schaltungen, wie dem CMOS Inverter, einer SRAM Zelle und eines Ringoszillators, in kombinierten Bauelement- und Schaltungssimulationen untersucht.

Stationäre sowie transiente Simulationen zeigen den Einfluss von NBTI auf diese Schaltungen.