Titelaufnahme

Titel
Design of an asynchronous processor based on code alternation logic - treatment of non-linear data paths / Martin Delvai
VerfasserDelvai, Martin
Begutachter / BegutachterinEier, Richard ; Steininger, Andreas
Erschienen2004
UmfangVIII, 123 Bl. : Ill., graph. Darst.
HochschulschriftWien, Techn. Univ., Diss., 2005
Anmerkung
Zsfassung in dt. Sprache
SpracheEnglisch
Bibl. ReferenzOeBB
DokumenttypDissertation
Schlagwörter (GND)Prozessor / Asynchronbetrieb / Nichtlineares Phänomen
URNurn:nbn:at:at-ubtuw:1-13195 Persistent Identifier (URN)
Zugriffsbeschränkung
 Das Werk ist frei verfügbar
Dateien
Design of an asynchronous processor based on code alternation logic - treatment of non-linear data paths [7.36 mb]
Links
Nachweis
Klassifikation
Zusammenfassung (Deutsch)

Asynchrone Designmethoden bilden eine vielversprechende Alternative zu getakteten Systemen: Sie benötigen kein globales Taktsignal, sondern basieren auf lokalen Kontrollmechanismen und arbeiten ereignisgesteuert, wodurch die Verlustleistung erheblich reduziert werden kann.

Aus diesem Grund wurden in der vorliegenden Arbeit verschiedene Methoden zum Entwurf von asynchronen Schaltungen analysiert und die Code Alternation Logic (CAL) für die spätere Implementierung eines Prozessorprototypens ausgewählt.

Dieser Ansatz kodiert die notwendigen Informationen zur Datenflusskontrolle in den Daten selbst: Für die logischen Zustände LOW und HIGH gibt es jeweils zwei unterschiedliche Darstellungen.

Aufeinanderfolgende Daten werden unterschiedlich kodiert, wodurch Schaltungseinheiten diese voneinander unterscheiden und die dazugehörige Information eindeutig zuordnen können.

Nichtlineare Schaltungsstrukturen stören jedoch den homogen alternierenden Datenfluss und beeinträchtigen somit die Datenflusskontrolle.

Der Fokus dieser Dissertation liegt in der Behandlung solcher nichtlinearen Strukturen.

Grundsätzlich werden zwei Arten von Nichtlinearität unterschieden: Vorwärts- und Rückkopplungsschleifen einerseits sowie selektive Schaltungskomponenten andererseits.

Erstere führen dazu, dass Eingänge an Schaltungselementen unterschiedlich kodiert sind, obwohl sie demselben Kontext angehören.

Bei der zweiten Art von Nichtlinearität handelt es sich um Schaltungselemente, die nur eine Teilmenge ihrer Eingänge benötigen um, den Ausgang zu bilden (z.B Multiplexer) oder nur eine Teilmenge ihrer Ausgänge setzen (z.B. Demultiplexer). Diese Komponenten bewirken, dass die Schaltungsteile, die an den nicht selektierten Eingängen bzw. Ausgängen angeschlossen sind, ihre Synchronisation mit der restlichen Schaltung verlieren. Die Erkenntnisse dieser Arbeit wurden durch Simulationen bestätigt und im Design eines funktionierenden Hardwareprototypens für einen asynchronen Prozessor auch praktisch verifiziert.

Zusammenfassung (Englisch)

Asynchronous design methods promise some advantages over the synchronous design approach: They require only (local) handshake mechanisms instead of a global time reference, and are event-driven - hence they consume energy only when useful work has to be performed. With this motivation several asynchronous design methods were analyzed.

A specific method, namely the Code Alternation Logic was selected to implement an asynchronous processor prototype. The principle of this approach is to define two disjoint representations for the logical HIGH and two for the representation of LOW.

Subsequent data waves are encoded differently, so that each component inside the circuit can distinguish incoming data and associate it to a specific context.

However, non-linear circuit structures disturb this alternating sequence of data waves and therefore affect the data flow control.

The focus of this thesis is placed on such non-linear structures.

Two types of non-linearity are distinguished: forward/feedback paths and selecting nodes. The first one causes that components receive signals which belong to the same context, but are coded differently. The second source of non-linearity is constituted by nodes, which require only a subset of their inputs to generate the output (multiplexer, e.g.) or nodes which set only a subset of their outputs (de-multiplexer, e.g.). Consequently the parts of the circuit, which are connected to the unselected inputs/outputs of selecting nodes, loose their synchronization with the remaining circuit. The findings of this thesis were confirmed by simulation and verified by the implementation of a hardware prototype of an asynchronous processor.